回列表

暫態抑制元件的寄生特性對差動阻抗的影響2012/01/01

摘要

暫態抑制元件是目前克服系統靜電放電最有效的解決方法,主要的作用是當靜電放電發生時,能夠即時導通而將靜電放電的瞬時電流與能量引開,來達到保護系統免於遭受靜電放電損傷的目的。其中以半導體製程製作的暫態抑制元件最為有效,對整個系統的靜電耐受保護能力也最好。針對應用在高速傳輸介面的暫態抑制元件要求,除了靜電保護能力要好,針對高速訊號傳輸的特性也不能影響到訊號的品質,主要原因是高速訊號對暫態抑制元件的寄生電容和電感非常敏感,只要寄生電容或電感值太大就會影響訊號特性。本篇論文針對暫態抑制元件對差動阻抗的影響進行分析討論,並以實際暫態抑制元件進行差動阻抗的量測,以提供讀者如何選擇最佳的暫態抑制元件依據,來達到測試規範要求的差動阻抗範圍。

關鍵字:靜電放電(Electrostatic Discharge, ESD),差動阻抗(Differential Impedance),暫態抑制元件(Transient Voltage Suppressor, TVS)。

1. 引言

高速傳輸大量資料的傳輸介面很多都是經由高速差動對來進行傳輸。以高解析多媒體界面(HDMI)來說更有四對高速最小化傳輸差動信號(TMDS);在使用的過程中使用者經由拿取、碰觸金屬部份導致的靜電問題或是插拔帶電的纜線時,這些線路是非常容易受到靜電的襲擊。為了確保輸出入埠的功能正常,消費電子產品必須通過IEC61000-4-2的靜電放電測試規範。規範中的第四等級的靜電放電能力要求空氣放電正負一萬五仟伏,接觸放電正負八千伏,為了達到如此嚴苛的靜電要求通常需要外加保護元件[1],而暫態抑制元件(TVS)是這些保護元件中成效最好的一種。 為了避免影響高速訊號傳輸的完整性,一般會選擇具有低寄生電容的TVS,但是就算是再小的寄生電容也會造成線路阻抗的下降,以HDMI界面為例,共容測試規範(CTS)的要求可允許的差動阻抗範圍為100Ω±15%[2]。 為了要能通過共容測試規範的差動阻抗(differential impedance)要求,可以利用一些補償方法來做阻抗補償。例如利用EMI濾波器的電感特性可以將暫態抑制元件造成的阻抗下降補償回來,或是利用印刷電路板線路的阻抗增大來補償也是可行的方法。本篇論文我們將針對暫態抑制元件的寄生效應造成的差動阻抗變化來做一個探討,我們也將眾多市面上的TVS做一實際的TDR差動阻抗量測比較,好讓讀者在選擇TVS時有實驗數值比較的依據,以利順利通過高解析多媒體界面共容測試規範的測試。

2. 差動阻抗

2.1 差動阻抗原理及設計

隨著消費者應用的需求,傳輸介面需要有越來越快的傳輸資料速度,為了確保訊號的品質,訊號完整性是個非常重要的參數。在高速的工作速率下,影響訊號上升時間、脈寬、時序、抖動或雜訊內容的任何根源都會影響整個系統的性能和可靠性。所以為了保證訊號的完整性,必須瞭解和掌控訊號經過的傳輸環境阻抗。任何的阻抗不匹配或不連續都將會導致反射情形的發生,這樣就會增加系統的雜訊和抖動,進而降低訊號的品質。

時域反射計(TDR)是目前最常使用來量測特性阻抗的方法,時域反射計會發送一個上升時間很短的階梯訊號,此一階梯訊號將會隨著傳輸線傳輸,若是傳輸線中有任何阻抗變化將導致傳播階梯的振幅變化,此時有某些能量將發生反射而回到發射源,其餘能量仍將傳輸。再利用示波器監測階梯源輸入點上的傳輸線訊號,示波器將以相對的時間順序顯示入射和反射傳播訊號的總和波形。再使用下列的反射係數公式:


就可由示波器計算顯示出傳輸線上各個點的等效阻抗,從而可以在儀器的螢幕上顯示一條TDR特性曲線,曲線的每一點對應傳輸線上每一點的特性阻抗,如圖1所示。


圖1. TDR特性曲線


當傳輸線上存在有寄生電容或電感時,在TDR曲線上可以反映出寄生參數引起的阻抗不連續變化,而且這些阻抗不連續曲線可以等效為電容、電感或其組合的模型,如圖2所示[3]。


圖2. TDR特性曲線等效電路


為了達到差動對的差動阻抗為100Ω,理論上會將單線阻抗設計為50Ω,但是實際上的差動阻抗還會受到走線的尺寸,介電層厚度,走線間距等參數的影響。不同的PCB廠商都會有自己的設計規則和可容許變動範圍的限制,所以PCB線路設計者大多會採用廠商所建議的線路阻抗設計以達到預期的效果。另外,大部分的PCB廠商都會使用”Polar”阻抗設計軟體來計算設計初期的阻抗規劃,這個軟體也是目前較多PCB板廠採用的阻抗設計軟體[1]。


2.2 差動阻抗的補償


為了讓訊號的傳送在差動傳輸線上有更佳的表現,差動阻抗被要求必須有一定的標準。以HDMI來說,TMDS的阻抗CTS要求需落在100Ω±15%[2],但是如果傳輸的過程存在有太大的電容時則需要進行補償以符合要求,確保訊號的完整性。Dr. Howard Johnson於1999年提出一個著名的道路坑洞理論 ”Potholes”,來解釋補償的原理,這個理論的想法是把類似坑洞大小的石塊填入來減少這個效應[4],雖然這個結果不能完全的抵消坑洞效應,但是已經可以減低到可以接受的範圍了。

實現在印刷電路板方法如圖3所示,在負載的兩端調整傳輸線的寬度可以補償部分的電容效應。負載增加額外的電容在傳輸線上,而較纖細的傳輸線可以將電容性給補償掉。任何上升或下降時間低於這個較細線延遲時間的輸入波時,這個調整過的細線可以有效的減少反射波的高度。我們只要選擇適當的x長度來使整體的電感性和負載電容性維持均衡,就可以製造接近Z0的特性阻抗。


圖3. 改變PCB線寬來達到補償效果


其中Z0為原始的傳輸線阻抗;Z1= Z0k是細線的特性阻抗;xτ(Z0k)和xτ/(Z0k)是調整細線的整體電感和電容值;CL則代表電容性的負載。將x解出來後就可以知道調整細線的長度需要多少英吋,可以有一個最好的補償匹配。你可以從下面的公式發現,當調整細線越細,也就是阻抗Z1越高,你所需要的調整長度x就越短。


這個細線補償技巧,只有當輸入波形的上昇和下降時間遠小於調整細線的有效延遲時間,才能發揮作用。其中調整架構的有效延遲時間如下[4]:


如果所選用的TVS寄生電容實在太大,沒辦法只利用調整細線補償法來做補償,也可以利用共模抑制器(Common Mode Choke)的電感效應來做匹配補償。如圖4利用共模抑制器的電感效應來補償也可以得到像細線補償的效果,使差動阻抗的變動範圍維持在高解析多媒體界面共容測試規範的差動阻抗要求[1],但是其缺點為需要增加額外的零件成本。

圖4. 利用CM Choke電感效應來達到補償效果


此外也有一種串聯電阻補償方法,將一可調變電阻串聯在訊號線上和TVS連接點處,若是差動阻抗因為TVS寄生電容而掉落,再利用可調變電阻值將差動阻抗值調整回可接受的範圍內。此方法是由串連端點的想法延申而來,如圖5利用電阻R串聯在驅動級和等效阻抗為Z0的纜線間,使R+Rd(驅動級輸入阻抗)=Z0來避免訊號的反射效應[5]。但此一串聯電阻補償方法的缺點有成本過高及設計上繁複的問題存在。


圖5. 串聯電阻補償方法


3. 實驗結果


3.1 TDR量測

以HDMI的應用而言在發送端或接收端因為需要通過TDR測試的關係,元件電容變的非常的重要。另外,一般而言接口皆需要執行靜電測試,HDMI又因為傳輸速度較快(以HDMI 1.3為例,每對訊號達3.4Gbps),對於電容的要求更嚴苛,所以可以選擇的靜電保護元件相對的不多;此外必須同時考慮箝制電壓(Clamping Voltage)低,靜電保護效果好,動作速度快,又經濟的解決辦法,暫態抑制元件(Transient Voltage Suppressor, TVS)是目前可符合需求的主要防護元件之一。本文主要以運用在HDMI阜上的暫態抑制元件(TVS)來探討電容所導致的TDR量測問題。
印刷電路板在整個TDR測試是很重要的一環,實驗時採用的印刷電路板特性如表1所示:


表1. 印刷電路板特性表


依據上表所述資料請PCB板廠協助製作測試用的印刷電路板,製作完成後由製作印刷電路板公司進行PCB TDR量測結果如圖6:


圖6. PCB廠商所提供的差動阻抗測試版之量測值


取樣8pcs PCB的平均值後再取平均值為98.96Ω.誤差值<3Ω。


3.2 TVS的差動阻抗量測結果


為了要調查由TVS Cload 所造成TDR量測結果的差異,本文設計以同樣的印刷電路板進行多樣的TVS量測,設置如圖7所示

   
 圖7(a). 使用Agilent TDR儀器量測差動阻抗  圖7(b). PCB空板及量測位置
   
 圖8. PCB空板實測值  圖9. PCB加上TVS但未加電壓實測值

 

 

測試時記錄所有使用PCB空板的差動對阻抗值並予以編號處理(如圖8),再將要量測比較的TVS ICs加到已量測的空板上,再次進行量測(如圖9),在此,同時量測在電源端加上5V電壓的結果(如圖10)。

   
圖10. PCB加上TVS加上5V電壓實測值 

表2. 測試結果 

整理量測所得數據,分別取出其間的差值進行比較為圖11~12。實際取樣的數目較多,在此僅提供不同TVS的取樣記錄值(如表2)。
從HDMI的差動訊號傳輸路徑來看,靜電保護元件TVS的的寄生效應是影響差動阻抗變化最主要的因素。目前市面上的TVS產品都只有標示寄生電容值,從表2的測試結果看來差動阻抗的變化值大略和標示的寄生電容值成正比,但是也有意外的例子,畢竟各家TVS廠商在量測寄生電容值時並非基於同樣的量測環境和條件,比較差動阻抗的變化才是最實際可靠的數據。


   
圖11. PCB空板與加上TVS的差值 

圖12. PCB空板與加上5V DC TVS的差值 


3.3 TVS的箝制電壓量測結果

TVS主要的作用是作為靜電放電保護使用,因此其靜電放電保護能力亦是需要考量的重要參數,在表2中最後一欄已將接觸式靜電放電耐受能力列上,但是此處的靜電放電耐受能力只有針對單獨TVS而言,其保護內部IC的能力無從得知,因此吾等利用一套傳輸線波形(Transmission Line Pulsing System)系統來量測TVS的箝制電壓曲線。具有越低的箝制電壓代表其保護內部IC的能力越強。

圖13和圖14分別代表SOT23和MSOP10封裝TVS的訊號對地箝制電壓,我們是利用TLP系統產生一高壓正向奈秒等級方波灌入TVS的訊號針腳,並將其接地腳接地,如此可以得到TVS在靜電放電等級狀態下的箝制電壓特性曲線,其中縱軸的TLP Current只要乘上330 ohm即約為灌入的系統層級靜電放電電壓。

從圖13和圖14中可以發現,不同廠商製造的TVS具有不同的箝制電壓曲線。TVS的目的為提供靜電放電電流一導通路徑,而導通路徑的寄生電阻值若是越大,其箝制電壓也將越大,不論是對靜電放電電流的導散速率,或是產生的高箝制電壓對後端內部IC的威脅都明顯不利,尤其隨著先進製程的演進所造成的內部IC崩潰電壓急劇下降情況下,高箝制電壓造成的危害更為巨大。

仔細比較圖13和圖14的箝制電壓曲線後,可以明顯判別其中AZ系列的TVS具有最低的箝制電壓。隨著越來越多的國際大廠要求靜電放電規範到Class A的等級,只有具有越低箝制電壓的TVS才能通過此一嚴苛要求。


   
圖13. SOT23封裝TVS的訊號對地箝制電壓

圖14. MSOP10封裝TVS的訊號對地箝制電壓

4. 結論


HDMI的CTS要求若阻抗低於85歐姆時則無法通過規範測試,也就是說必須進行印刷電路板的阻抗補償或其他方式補償,相較於應用時如此將增加很多不確定的因子。另外在印刷電路板本來就存在很多影響差動阻抗值量測的因子,如印刷電路板成形時線的粗細。因此要讓TDR量測結果落在預期的範圍內,選用具有低電容、低差動阻抗變化值的TVS來控制阻抗是可以達到預期的效果。
一般具有低寄生電容的TVS要擁有高靜電放電耐受能力是很不容易的,原因是寄生電容值主要來自於接面電容(junction capacitance),為了達到低寄生電容的目的,最常見的作法便是減少接面面積(junction area),而這也會付出犧牲靜電放電耐受能力的代價。我們從3.3的箝制電壓量測結果可以發現,有些TVS產品在擁有低寄生電容的情況下,依然具有最低的箝制電壓。因此我們建議,在選擇高速傳輸介面(如HDMI)應用的TVS時,應該從低寄生電容、低差動阻抗變化和低箝制電壓這三種數據來做為選擇的依據,以利在最短時間內,順利的通過TDR差動阻抗測試和IEC61000-4-2的靜電放電測試。


參考文獻


[1] “Layout guidelines for adding ESD protection in HDMI receiver applications,” in www.semtech.com.
[2] “High-Definition Multimedia Interface Specification Version 1.3,” in www.HDMI.org.
[3] 孫燈亮, “基於TDR規範的阻抗、差分阻抗測試方法及應用,” in www.eeplace.com .
[4] Johnson, Dr. Howard, “Potholes,” EDN Magazine Nov 1999 and www.sigcon.com.
[5] “Termination Techniques for High Speed Busses,” in www.calmicro.com.

 

 

prev晶焱科技推出具有目前最強大的雷擊保護功能之RS485傳收器 Next暫態電壓抑制器(TVS)峰值脈衝功率(Peak Pulse Power)參數之迷思